Verilog
ורילוג היא שפה שעוזרת לתכנן שבבים. שפה זו נקראת שפת תיאור חומרה. היא מתארת איך מעגלים עובדים. ורילוג נוצרה ב־1984. היא הופיעה כשבבים הפכו לגדולים מאוד. המעצבים רצו דרך חדשה לתאר מעגלים בלי לצייר הכל בסכימות. יש בה רמות שונות: קרוב לחומרה, ברמת שערים, ברמת אוגרים (RTL) וברמה גבוהה שמסבירה מה המערכת...
VHDL
VHDL היא שפה שמסבירה איך לבנות מעגלים דיגיטליים. היא מאפשרת לתאר דברים פשוטים כמו שערים ולבנות מעגלים גדולים. המעגלים מיועדים לשבבים כמו ASIC (שבב מיוחד), FPGA (שבב שניתן לשנות) ו-VLSI (שבב עם הרבה שערים). השפה נוצרה בשנות ה-80 על ידי משרד ההגנה של ארה"ב. היום התקן מנוהל על ידי IEEE. לפני VHDL היו ...