Verilog

ורילוג היא שפה שעוזרת לתכנן שבבים. שפה זו נקראת שפת תיאור חומרה. היא מתארת איך מעגלים עובדים.

ורילוג נוצרה ב־1984. היא הופיעה כשבבים הפכו לגדולים מאוד. המעצבים רצו דרך חדשה לתאר מעגלים בלי לצייר הכל בסכימות.

יש בה רמות שונות: קרוב לחומרה, ברמת שערים, ברמת אוגרים (RTL) וברמה גבוהה שמסבירה מה המערכת עושה. שפות חומרה פועלות במקביל, הרבה חלקים עובדים יחד בו‑זמנית.

יש דוגמה למודול שמונה עד 20. בו יש כניסות כמו rst (איפוס), clk (שעון) ו‑ce (הפעלה). יש שני סוגי אותות: reg, זיכרון קטן בתוך המודול, ו־wire, חיבור בין חלקים. בלוק שנקרא always מופעל כאשר השעון עולה (posedge), וכשיש איפוס המונה מתאפס.

ביצירת קבועים בורילוג מציינים גם את רוחב המשתנים.

תגובות גולשים

התגובה תפורסם באתר לאחר אישור המערכת

עדיין אין תגובות. היה הראשון להגיב!